FPGA/CPLD最新实用技术指南2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

FPGA/CPLD最新实用技术指南PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第0章 绪论1

0.1 FPGA/CPLD概述1

0.2 FPGA/CPLD的开发软件2

0.3 FPGA/CPLD的分类和使用3

0.4 因特网上的FPGA及其他资源4

0.5 本章小结5

第1章 Xilinx CPLD系列产品6

1.1 简介6

1.1.1 XC9500系列CPLD器件6

1.1.2 CoolRunner系列CPLD器件9

1.2 XC9500系列器件的结构11

1.3 CoolRunner系列CPLD器件的结构19

1.4 Xilinx CPLD器件的命名22

1.5 本章小结23

第2章 Xilinx FPGA系列产品24

2.1 Spartan-Ⅱ E系列产品24

2.1.1 概述24

2.1.2 器件结构25

2.2 Spartan-3系列产品29

2.2.1 概述29

2.2.2 器件结构29

2.3 Virtex-Ⅱ系列产品33

2.3.1 概述33

2.3.2 器件结构34

2.4 Virtex-ⅡPro系列产品40

2.4.1 概述40

2.4.2 器件结构40

2.5 Virtex-4系列产品45

2.5.1 概述45

2.5.2 Virtex-4系列的总体结构46

2.5.3 Virtex-4的三个平台FPGA简介47

2.5.4 Virtex-4 FPGA综述48

2.6 本章小结48

第3章 CPLD/FPGA的边界扫描测试49

3.1 引言49

3.2 IEEE 1149.1边界扫描测试的结构49

3.3 JTAG BST操作控制51

3.3.1 抽样／预加载（SAMPLE/PRELOAD）指令模式54

3.3.2 外测试（EXTEST）指令模式55

3.3.3 旁路（BYPASS）指令模式56

3.3.4 用户码（USRCODE）指令模式57

3.3.5 ID码（IDCODE）指令模式57

3.4 Xilinx器件的边界扫描58

3.4.1 数据存储器（Data Register）58

3.4.2 指令集（Instruction Set）58

3.4.3 位顺序（Bit Sequence）59

3.4.4 在设计中插入边界扫描59

3.5 边界扫描描述语言（BSDL）62

3.6 Xilinx器件下载62

3.6.1 MultiLINX下载电缆63

3.6.2 Xchecker下载电缆63

3.6.3 Parallel下载电缆63

3.7 Altera与Lattice公司CPLD下载电路66

3.8 本章小结68

第4章 Xilinx ISE应用基础69

4.1 Xilinx ISE简介69

4.2 安装Xilinx ISE70

4.2.1 系统需求70

4.2.2 ISE的安装70

4.3 Xilinx ISE应用入门76

4.4 Xilinx ISE设计流程80

4.4.1 设计输入81

4.4.2 功能仿真83

4.4.3 综合84

4.4.4 实现84

4.4.5 时序仿真85

4.4.6 下载配置85

4.5 设计实例85

4.6 本章小结90

第5章 Xilinx ISE高级应用91

5.1 设计输入91

5.1.1 硬件描述语言（HDL）输入方式91

5.1.2 原理图（Schematic）输入方式98

5.2 功能仿真和时序仿真100

5.2.1 功能仿真100

5.2.2 时序仿真（对顶层文件进行仿真）106

5.3 设计实现106

5.3.1 运行实现设计106

5.3.2 在布局规划器（Floorplanner）中查看设计布局107

5.4 引脚锁定与器件下载编程109

5.4.1 引脚锁定109

5.4.2 CPLD器件的编程下载110

5.5 应用ISE 6.2i的矩阵LED设计实例110

5.5.1 功能要求及硬件设计110

5.5.2 控制逻辑设计111

5.5.3 在ISE 6.2i中建立矩阵LED的工程文件并下载到CPLD运行115

5.6 本章小结121

第6章 MAX＋plus Ⅱ 10.1的使用指南123

6.1 MAX＋plus Ⅱ 10.1的特点123

6.2 MAX＋plus Ⅱ的组成123

6.3 MAX＋plus Ⅱ的使用124

6.3.1 图形文件的建立125

6.3.2 文本文件的建立128

6.3.3 建立顶层设计文件128

6.3.4 工程文件的编译129

6.3.5 模拟仿真131

6.3.6 定时分析133

6.3.7 器件编程135

6.4 本章小结138

第7章 Quartus Ⅱ使用指南139

7.1 Quartus Ⅱ设计入门139

7.1.1 简介139

7.1.2 设计流程140

7.1.3 设计入门152

7.1.4 综合163

7.1.5 仿真169

7.1.6 布线与制板176

7.1.7 块结构设计184

7.1.8 对EDA工具使用LogicLock190

7.2 延时分析与延时终止190

7.2.1 在Quartus Ⅱ软件中执行延时分析190

7.2.2 使用EDA工具执行延时分析194

7.2.3 延时终止195

7.3 工程设计、调试与修改管理199

7.3.1 使用SignalTap逻辑分析器200

7.3.2 使用信号探针（SignalProbe）202

7.3.3 使用芯片编辑器205

7.3.4 工程管理简介205

7.4 系统设计209

7.4.1 用SOPC Builder创建SOPC设计210

7.4.2 用DSPBuilder创建DSP设计212

7.5 软件开发213

7.6 下载与配置221

7.7 本章小结228

第8章 FLEX 6000系列器件简介及应用实例229

8.1 FLEX 6000系列器件简介229

8.1.1 特点229

8.1.2 概述230

8.1.3 功能描述231

8.1.4 输出配置241

8.1.5 JTAG边界扫描241

8.2 交通信号灯控制逻辑设计242

8.2.1 系统要求分析242

8.2.2 控制逻辑描述242

8.3 电子钟的设计实例244

8.3.1 功能要求和结构244

8.3.2 控制芯片的设计245

8.4 字符型LCD（KS0066）接口的设计254

8.4.1 原理介绍254

8.4.2 字符型LCD（KS0066）接口的VHDL描述263

8.5 本章小结269

第9章 FLEX 10K嵌入式可编程逻辑系列器件简介及应用实例270

9.1 FEX 10K嵌入式可编程逻辑系列器件简介270

9.1.1 特点270

9.1.2 总体描述273

9.1.3 功能描述274

9.1.4 相同结构的输出引脚292

9.1.5 时钟锁和时钟推进特性292

9.1.6 输出设置293

9.1.7 JTAG边界扫描295

9.1.8 配置和操作297

9.2 应用FLEX 10K设计图像点阵型LCD298

9.2.1 图像点阵型LCD原理介绍298

9.2.2 基于FLEX 10K的图像点阵型LCD控制设计302

9.3 本章小结312

第10章 应用FPGA设计PC机的ISA和PCI总线接口313

10.1 应用FPGA设计PC机的ISA总线接口313

10.1.1 ISA总线概述313

10.1.2 基于Altera FLEX6000的ISA接口设计316

10.2 应用FPGA设计PC机的PCI总线接口323

10.2.1 PCI总线概述323

10.2.2 PCI总线命令327

10.2.3 PCI总线访问地址解码328

10.2.4 PCI配置空间操作328

10.2.5 基于Altera公司的FLEX10K系列FPGA实现的PCI接口设计331

10.3 本章小结347

附录A Altera公司FPGA/CPLD系列器件纵览348

附录B VHDL编程基础367

附录C Verilog HDL编程基础412

附录D MAX＋plus Ⅱ Windows 2000驱动配置指南426

附录E MAX＋plus Ⅱ Windows XP驱动配置指南428

附录F ISE6.1i的新增功能431

附录G FPGA/CPLD快速学习开发工具CHICAGO 6.0435

附录H FPGA/PLD万能型快速学习开发器CHICAGO 8.0439

参考文献440