基于VERILOG HDL的数字系统设计与实现2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

基于VERILOG HDL的数字系统设计与实现PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第一部分 基础篇2

第1章 硬件开发平台及集成开发平台2

1.1 FPGA原理及介绍2

1.1.1 FPGA结构及原理2

1.1.2 FPGA芯片介绍7

1.2 硬件开发平台10

1.2.1 硬件平台介绍10

1.2.2 硬件接口电路11

1.2.3 开发板引脚定义14

1.3 集成开发环境Vivado17

1.3.1 Vivado套件介绍18

1.3.2 Vivado开发流程18

1.3.3 生成和下载PROM文件35

第2章 Verilog HDL语言基础37

2.1 模块结构37

2.1.1 硬件描述语言简介37

2.1.2 Verilog基本模块结构38

2.2 基本语法39

2.2.1 基本语法规则39

2.2.2 常量及其表示41

2.2.3 变量及其数据类型44

2.2.4 表达式48

2.2.5 运算符及其优先级48

2.3 描述方式52

2.3.1 结构化描述52

2.3.2 数据流描述54

2.3.3 行为描述56

2.3.4 描述形式与电路建模69

2.4 逻辑仿真70

2.4.1 Testbench简介70

2.4.2 激励信号70

2.4.3 系统自定义函数和任务75

第二部分 入门篇86

第3章 组合逻辑电路设计86

3.1 编码器86

3.1.1 普通编码器86

3.1.2 优先编码器87

3.2 译码器91

3.2.1 二进制译码器92

3.2.2 显示译码器93

3.3 数据选择器94

3.3.1 二选一数据选择器94

3.3.2 四选一数据选择器95

3.4 数据分配器97

3.5 数值比较器98

3.6 加法器99

3.7 算术逻辑单元100

第4章 时序逻辑电路设计103

4.1 时序逻辑电路建模基础103

4.2 锁存器和触发器建模103

4.2.1 8位D锁存器104

4.2.2 D触发器105

4.2.3 异步置位和复位D触发器106

4.2.4 同步置位和复位D触发器108

4.2.5 异步复位和置位JK触发器109

4.2.6 阻塞赋值和非阻塞赋值111

4.3 寄存器建模113

4.3.1 普通寄存器113

4.3.2 移位寄存器114

4.4 计数器建模115

4.4.1 同步四位二进制加计数器115

4.4.2 异步4位二进制加计数器117

4.4.3 非二进制加计数器119

4.4.4 分频器120

第三部分 提高篇123

第5章 时序状态机设计123

5.1 有限状态机123

5.2 状态机设计实例124

第6章 原理图设计及IP调用132

6.1 原理图设计132

6.2 IP调用132

6.2.1 创建新封装IP的设计工程132

6.2.2 添加新封装IP的设计源文件133

6.2.3 定制封装IP134

6.2.4 调用用户封装IP136

6.2.5 系统行为级仿真138

6.2.6 系统验证139

第7章 常用接口电路设计141

7.1 LED显示控制141

7.2 数码管显示控制144

7.3 按键控制153

7.4 脉冲信号产生电路157

7.5 序列检测器158

第四部分 应用篇162

第8章 复杂数字电路系统设计162

8.1 简易数字钟设计162

8.2 简易万年历设计165

8.3 交通灯控制器设计172

8.4 频率计设计176

8.5 密码锁设计182

8.6 抢答器设计189

8.7 简易信号发生器设计193

8.8 数字电压表设计205

8.9 温湿度测量电路设计214

第9章 实验与设计223

9.1 含有异步清零、同步使能的十进制可逆计数器设计223

9.2 双向移位寄存器设计224

9.3 数码管动态扫描显示电路设计224

9.4 键盘显示电路设计225

9.5 电子日历和电子时钟设计226

9.6 反应测量仪设计227

9.7 出租车模拟计价器设计228

9.8 具有4种信号灯的交通灯控制器设计229

9.9 拔河游戏机设计230

参考文献232