计算机组成与系统结构2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

计算机组成与系统结构PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 计算机系统概述1

1.1 计算机的发展历程1

1.1.1 通用电子计算机的诞生1

1.1.2 第一代计算机2

1.1.3 第二代计算机2

1.1.4 第三代计算机3

1.1.5 第四代计算机3

1.2 计算机系统的基本组成4

1.2.1 计算机硬件4

1.2.2 计算机软件8

1.3 计算机系统的层次结构8

1.3.1 计算机系统抽象层的转换9

1.3.2 计算机系统的不同用户10

1.4 程序开发与执行过程12

1.4.1 从源程序到可执行程序12

1.4.2 可执行文件的启动和执行14

1.4.3 程序与指令的关系15

1.4.4 指令的执行过程16

1.5 计算机系统性能评价17

1.5.1 计算机性能的定义18

1.5.2 计算机性能的测试18

1.5.3 用指令执行速度进行性能评估20

1.5.4 用基准程序进行性能评估21

1.6 本章小结22

习题23

第2章 数据的机器级表示25

2.1 数制和编码25

2.1.1 信息的二进制编码25

2.1.2 进位记数制27

2.1.3 定点与浮点表示31

2.1.4 定点数的编码表示31

2.2 整数的表示36

2.2.1 无符号整数的表示36

2.2.2 带符号整数的表示36

2.2.3 C语言中的整数类型36

2.3 实数的表示38

2.3.1 浮点数的表示格式38

2.3.2 浮点数的规格化39

2.3.3 IEEE 754浮点数标准39

2.3.4 C语言中的浮点数类型44

2.4 十进制数的表示45

2.4.1 用ASCII码字符表示45

2.4.2 用BCD码表示46

2.5 非数值数据的编码表示46

2.5.1 逻辑值46

2.5.2 西文字符47

2.5.3 汉字字符48

2.6 数据的宽度和存储50

2.6.1 数据的宽度和单位50

2.6.2 数据的存储和排列顺序51

2.7 数据校验码54

2.7.1 奇偶校验码55

2.7.2 海明校验码56

2.7.3 循环冗余校验码60

2.8 本章小结62

习题62

第3章 运算方法和运算部件66

3.1 高级语言和机器指令中的运算66

3.1.1 C程序中涉及的运算66

3.1.2 MIPS指令中涉及的运算69

3.2 基本运算部件70

3.2.1 串行进位加法器71

3.2.2 并行进位加法器72

3.2.3 带标志加法器73

3.2.4 算术逻辑部件74

3.3 定点数运算75

3.3.1 补码加减运算75

3.3.2 原码加减运算77

3.3.3 移码加减运算77

3.3.4 原码乘法运算78

3.3.5 补码乘法运算81

3.3.6 快速乘法器83

3.3.7 原码除法运算85

3.3.8 补码除法运算90

3.4 浮点数运算93

3.4.1 浮点数加减运算93

3.4.2 浮点数乘除运算97

3.5 运算部件的组成100

3.5.1 定点运算部件100

3.5.2 浮点运算部件102

3.6 本章小结103

习题104

第4章 指令系统107

4.1 指令格式设计107

4.1.1 指令地址码的个数107

4.1.2 指令格式设计原则108

4.2 指令系统设计108

4.2.1 基本设计问题109

4.2.2 操作数类型110

4.2.3 寻址方式110

4.2.4 操作类型112

4.2.5 操作码编码114

4.2.6 标志信息的生成与使用116

4.2.7 指令系统设计风格118

4.3 指令系统实例120

4.3.1 IA-32指令系统120

4.3.2 ARM指令系统123

4.4 程序的机器级表示125

4.4.1 MIPS汇编语言和机器语言125

4.4.2 选择结构的机器代码表示129

4.4.3 循环结构的机器代码表示130

4.4.4 过程调用的机器代码表示131

4.5 本章小结138

习题139

第5章 中央处理器142

5.1 CPU概述142

5.1.1 指令执行过程142

5.1.2 CPU的基本功能和基本组成143

5.1.3 数据通路的基本结构144

5.2 单周期处理器设计152

5.2.1 指令功能的描述153

5.2.2 数据通路的设计154

5.2.3 控制逻辑单元的设计162

5.2.4 时钟周期的确定168

5.3 多周期处理器设计169

5.3.1 信号竞争问题169

5.3.2 指令执行状态分析170

5.3.3 硬连线路控制器设计172

5.4 微程序控制器设计175

5.4.1 微程序控制器的结构175

5.4.2 微命令编码176

5.4.3 微指令地址的确定181

5.5 异常和中断处理184

5.5.1 基本概念184

5.5.2 异常处理过程186

5.5.3 带异常处理的处理器设计187

5.6 本章小结189

习题190

第6章 指令流水线194

6.1 流水线概述194

6.1.1 流水线的执行效率194

6.1.2 适合流水线的指令集特征195

6.2 流水线处理器的实现196

6.2.1 每条指令的流水段分析196

6.2.2 流水线数据通路的设计197

6.2.3 流水线控制器的设计202

6.3 流水线冒险及其处理203

6.3.1 结构冒险203

6.3.2 数据冒险205

6.3.3 控制冒险211

6.4 高级流水线技术219

6.4.1 静态多发射处理器220

6.4.2 动态多发射处理器223

6.4.3 Pentium 4处理器的流水线结构227

6.5 本章小结230

习题232

第7章 存储器分层体系结构235

7.1 存储器概述235

7.1.1 存储器的分类235

7.1.2 主存储器的组成和基本操作236

7.1.3 存储器的主要性能指标237

7.1.4 存储器的层次化结构238

7.2 半导体随机存取存储器239

7.2.1 基本存储元件239

7.2.2 SRAM芯片和DRAM芯片240

7.2.3 SDRAM芯片技术244

7.3 存储器芯片的扩展及其与CPU的连接245

7.3.1 内存条和内存条插槽245

7.3.2 存储器芯片的扩展247

7.4 半导体只读存储器和Flash存储器248

7.4.1 半导体只读存储器248

7.4.2 半导体Flash存储器248

7.5 并行存储器结构技术250

7.5.1 双口存储器250

7.5.2 多模块存储器250

7.6 高速缓冲存储器252

7.6.1 程序访问的局部性253

7.6.2 cache的基本工作原理255

7.6.3 cache行和主存块之间的映射方式257

7.6.4 cache中主存块的替换算法264

7.6.5 cache的一致性问题267

7.6.6 cache性能评估268

7.6.7 影响cache性能的因素269

7.6.8 cache结构举例272

7.7 虚拟存储器274

7.7.1 进程与进程的上下文切换274

7.7.2 存储器管理275

7.7.3 虚拟地址空间277

7.7.4 虚拟存储器的实现279

7.7.5 存储保护286

7.8 本章小结287

习题288

第8章 互连及输入输出组织294

8.1 外部设备的分类与特点294

8.1.1 外设的分类294

8.1.2 外设的特点295

8.2 输入设备和输出设备295

8.2.1 键盘295

8.2.2 鼠标器297

8.2.3 打印机297

8.2.4 显示器299

8.3 外部存储设备301

8.3.1 磁表面存储原理301

8.3.2 硬磁盘存储器303

8.3.3 冗余磁盘阵列307

8.3.4 U盘和固态硬盘309

8.4 外设与CPU、主存的互连310

8.4.1 总线概述310

8.4.2 基于总线的互连结构312

8.5 I/O接口317

8.5.1 I/O接口的功能317

8.5.2 I/O接口的通用结构317

8.5.3 I/O端口及其编址319

8.6 I/O数据传送控制方式320

8.6.1 程序直接控制I/O方式320

8.6.2 程序中断I/O方式323

8.6.3 DMA方式333

8.7 I/O子系统概述336

8.8 内核空间I/O软件339

8.8.1 与设备无关的I/O软件339

8.8.2 设备驱动程序341

8.8.3 中断服务程序342

8.9 本章小结344

习题345

第9章 并行处理系统349

9.1 并行处理系统概述349

9.1.1 并行处理的主要技术问题349

9.1.2 并行处理系统的分类351

9.2 多处理器系统353

9.2.1 UMA多处理器结构354

9.2.2 NUMA多处理器结构356

9.2.3 多处理器系统中的互连网络358

9.2.4 片级多处理器和多线程技术359

9.3 多计算机系统360

9.3.1 集群多计算机系统360

9.3.2 网格多计算机系统364

9.4 向量处理机和SIMD技术364

9.4.1 向量处理机364

9.4.2 Intel架构中的SIMD技术366

9.4.3 GPU架构368

9.5 并行处理编程模式简介371

9.6 本章小结374

参考文献376