博客藏经阁丛书 深入浅出玩转FPGA 第3版2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

博客藏经阁丛书 深入浅出玩转FPGA 第3版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第一部分 基础普及2

笔记1 初识FPGA2

一、关于FPGA的一些基本概念2

二、关于FPGA的基本结构6

笔记2 应用领域11

一、逻辑黏合与实时控制11

二、信号采集处理与协议实现12

三、原型验证系统、片上系统与其他应用12

笔记3 开发流程14

一、需求分析到模块划分15

二、设计输入到综合优化15

三、实现到时序收敛16

四、仿真测试到板级调试16

第二部分 基本语法20

笔记4 语法学习的经验之谈20

笔记5 可综合的语法子集23

一、模块声明类语法：module…endmodule23

二、端口声明：input，output，inout23

三、参数定义：parameter24

四、信号类型：wire，reg等25

五、比较判断：if…else，case…default…endcase26

六、循环语句：for27

七、任务定义：task…endtask27

八、连续赋值：assign，问号表达式（？：）27

九、always模块28

十、运算操作符28

十一、赋值符号：=和＜=29

笔记6 代码书写规范30

一、代码书写规范30

二、标识符30

三、格式32

四、注释32

笔记7 代码风格33

一、代码风格概述33

二、寄存器电路的设计方式33

三、同步以及时钟的设计原则37

四、双向引脚的控制代码39

五、提升系统性能的代码风格40

第三部分 设计技巧与思想48

笔记8 漫谈状态机设计48

一、状态机的基本概念48

二、3种不同状态机写法49

笔记9 复位设计57

一、异步复位与同步复位57

二、复位与亚稳态59

三、异步复位、同步释放60

四、PLL配置后的复位设计61

笔记10 FPGA重要设计思想及工程应用63

一、速度和面积互换原则63

二、乒乓操作及串／并转换设计64

三、流水线设计65

四、逻辑复制与模块复用67

五、模块化设计68

六、时钟设计技巧71

笔记11 基于FPGA的跨时钟域信号处理74

一、同步设计思想75

二、单向控制信号检测79

三、专用握手信号81

四、搞定亚稳态84

五、借助于存储器88

第四部分 仿真测试92

笔记12 简单的Testbench设计92

一、Testbench概述92

二、基本Testbench的搭建93

笔记13 Testbench书写技巧98

一、封装有用的子程序98

二、关于变量的定义99

三、HDL的并行性100

四、结构化Testbench101

五、读／写紊乱状态105

六、防止同时调用task107

笔记14 测试用例设计109

一、模拟串口自收发通信109

二、乘法器全覆盖测试113

三、可重用MCU读／写设计117

第五部分 时序分析122

笔记15 时序分析基础122

一、基本的时序分析理论122

二、时钟、建立时间和保持时间126

三、基本时序路径分析129

四、reg2reg路径的时序分析132

笔记16 reg2pin时序分析案例135

笔记17 pin2reg时序分析案例141

笔记18 基于TimeQuest的时序分析147

一、从Technology Map Viewer分析Clock Setup Slack147

二、基于TimeQuest的reg2reg之Th分析149

三、添加时序例外151

四、多周期约束的基本用法153

五、Quartus Ⅱ流水线均衡负载设置实例157

六、读SRAM时序约束分析162

七、源同步接口的时序模型165

八、recovery时序优化一例170

九、基于Chip Planner的时序优化一例175

第六部分 实践经验与感悟182

笔记19 系统架构思想182

一、FPGA到底能做什么182

二、DMA无处不在184

三、图片显示速度测试报告187

四、仲裁逻辑设计要点190

五、硬件加速：用起来很美192

六、数据吞吐量预估一例195

七、秒杀FPGA片间通信197

八、FPGA+CPU：并行处理大行其道200

笔记20 实践应用技巧203

一、被综合掉的寄存器203

二、Verilog中宏定义位宽带来的问题204

三、Verilog代码可移植性设计208

四、Cyclone器件全局时钟尽在掌控211

五、Cyclone Ⅲ原型开发调试215

六、M4K使用率218

七、榨干FPGA片上存储资源218

八、存储器实现方式转换225

九、关于MAX Ⅱ上电和复位的一点讨论229

十、基于Altera FPGA的LVDS配置实例232

十一、用FPGA的差分输入实现A/D转换237

十二、守株待兔，收效显著238

笔记21 板级调试241

一、复用引脚，陷阱多多241

二、EPCS芯片的信号完整性问题242

三、都是I/O弱上拉惹的祸244

四、被忽略的硬件常识——I/O电气特性246

五、PLL专用输出引脚带来的反思248

六、毛刺滤波的一些方法249

七、基于FPGA的LVDS差分阻抗设计应用实例252

八、使用FPGA时钟展频技术搞定RE测试262

第七部分 项目案例268

笔记22 DIY逻辑分析仪268

一、背景介绍268

二、功能需求及模块划分269

三、数据采集、触发及存储272

四、基于VGA的显示界面设计274

笔记23 DIY数码相框277

一、背景介绍277

二、功能需求及模块划分278

三、SPI接口控制281

四、SD卡数据存储结构与FAT16文件系统283

五、SD卡初始化及读操作293

六、SDRAM控制器设计296

七、BMP格式图片显示297

第八部分 网络杂文308

笔记24 苦练基本功308

一、datasheet要看原版308

二、开发工具要熟练309

三、焊接功底要扎实309

四、不要厌烦写文档310

笔记25 永远忠于年轻时的梦想313

笔记26 年轻正当时315

笔记27 FPGA工程师：持守梦想or屈于现实317

参考文献320