VHDL设计指南 原书第2版2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

VHDL设计指南 原书第2版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 基本概念1

1.1数字系统建模1

1.2建模的域和层次3

1.3建模语言6

1.4 VHDL的建模概念6

1.4.1行为元素7

1.4.2结构元素8

1.4.3混合结构和行为模型9

1.4.4测试台10

1.4.5分析、加工和执行11

1.5学习一种新语言：词汇元素和句法13

1.5.1词汇元素14

1.5.2句法描述18

练习20

2.1.1常数和变量声明23

2.1常数和变量23

第2章 标量数据类型和操作23

2.1.2变量赋值24

2.2标量类型25

2.2.1类型声明25

2.2.2整数类型26

2.2.3浮点类型28

2.2.4物理类型29

2.2.5枚举类型31

2.3类型分类36

2.3.1子类型37

2.3.2类型限定38

2.3.3类型转换38

2.4标量类型的属性39

2.5表达式和操作符41

练习43

3.1 if语句45

第3章 顺序语句45

3.2 case语句47

3.3 null语句52

3.4 loop语句52

3.4.1 exit语句53

3.4.2 next语句56

3.4.3 while循环57

3.4.4 for循环58

3.4.5 loop语句小结60

3.5断言和报告语句61

练习65

第4章 复合数据类型和操作67

4.1数组67

4.1.1多维数组69

4.1.2数组聚集70

4.1.3数组属性72

4.2非约束数组类型74

4.2.1字符串75

4.2.2位矢量75

4.2.3标准逻辑数组75

4.2.4字符串和位串文字75

4.2.5非约束数组端口76

4.3数组操作和引用77

4.3.1数组片78

4.3.2数组类型转换79

4.4记录80

练习83

第5章 基本建模结构85

5.1实体声明85

5.2构造体87

5.2.1并发语句87

5.2.2信号声明88

5.3行为描述89

5.3.1信号赋值89

5.3.2信号属性91

5.3.3 wait语句93

5.3.4 delta延迟96

5.3.5传输和惯性延迟机制98

5.3.6进程语句102

5.3.7并发信号赋值语句103

5.3.8并发断言语句108

5.3.9实体与被动进程109

5.4结构化描述110

5.5设计加工117

5.5.1分析117

5.5.2设计库、库子句和use子句118

5.5.3加工120

5.5.4执行122

练习123

第6章 实例研究：一个流水线乘法累加器131

6.1算法概要131

6.2行为模型133

6.3寄存器传输级模型140

6.3.1寄存器传输级模型中的功能模块141

6.3.2寄存器传输级的构造体147

6.3.3测试寄存器传输级模型150

练习151

第7章 子程序153

7.1过程153

7.2过程参数158

7.2.1信号参数161

7.2.2默认值163

7.2.3非约束数组参数164

7.2.4 过程参数小结166

7.3并发过程调用语句167

7.4函数169

7.4.1功能建模171

7.4.2纯函数和非纯函数171

7.4.3 now函数172

7.5重载173

7.6声明的可见性176

练习179

第8章 包和use子句183

8.1包声明183

8.1.1包声明中的子程序186

8.1.2包声明中的常数187

8.2包体188

8.3 use子句190

8.4预定义包标准192

8.5.1 std_logic_1164多值逻辑系统193

8.5.IEEE标准包193

8.5.2标准VHDL综合包194

8.5.3标准VHDL数学包198

练习202

第9章 别名205

9.1数据对象的别名205

9.2非数据项的别名208

练习210

第10章 实例研究：一个位矢量算术包213

10.1包接口213

10.2包体216

10.3一个使用算术包的ALU223

练习224

第11章 决断信号227

11.1基本决断信号227

11.1.1复合决断子类型231

11.1.2决断子类型小结234

11.2 IEEE std_logic_1164决断子类型234

11.3决断信号和端口236

11.3.1决断端口237

11.3.2驱动值属性238

11.4决断信号参数239

练习240

第12章 类属常数245

12.1参数化行为245

12.2参数化结构248

练习249

第13章 元件和配置251

13.1元件251

13.1.1元件声明251

13.1.2元件实例生成252

13.1.3组装元件253

13.2配置元件实例255

13.2.1基本配置声明255

13.2.2配置多层次的结构256

13.2.3配置实体的直接实例生成259

13.2.4配置中的类属映射和端口映射260

13.2.5延缓的元件绑定264

13.3配置说明266

练习271

第14章 生成语句275

14.1生成迭代结构275

14.2条件生成结构279

14.3生成语句的配置284

练习288

15.1 DLX CPU综述293

15.1.1 DLX寄存器293

第15章 实例研究：DLX计算机系统293

15.1.2 DLX指令集294

15.1.3 DLX 外部接口297

15.2行为模型298

15.2.1 DLX类型包299

15.2.2 DLX实体声明300

15.2.3 DLX指令集包301

15.2.4 DLX行为构造体307

15.3测试行为模型319

15.3.1测试台时钟发生器319

15.3.2测试台存储器320

15.3.3测试台构造体和配置324

15.4寄存器传输级模型326

15.4.1算术逻辑单元327

15.4.2寄存器330

15.4.3寄存器文件333

15.4.4多路复用器334

15.4.5扩展器335

15.4.6构造体336

15.4.7控制器340

15.4.8配置声明354

15.5测试寄存器传输级模型355

练习359

第16章 保护和块361

16.1保护信号和断开361

16.1.1驱动属性365

16.1.2保护端口365

16.1.3保护信号参数366

16.2块和保护信号赋值368

16.2.1显式保护信号370

16.2.2断开说明372

16.3使用块的结构化模型373

16.3.1块中的类属和端口375

16.3.2配置带有块的设计376

练习378

第17章 访问类型和抽象数据类型381

17.1访问类型381

17.1.1访问类型声明和分配器381

17.1.2访问值的赋值语句和等式383

17.1.3记录和数组的访问类型384

17.2链接数据结构386

17.3使用程序包的抽象数据类型390

练习400

第18章 文件及其输入和输出403

18.1文件403

18.1.1文件声明403

18.1.2读文件404

18.1.3写文件407

18.1.4子程序中的文件声明409

18.1.5直接打开和关闭操作410

18.1.6子程序中的文件参数412

18.1.7文件的可移植性414

18.2程序包textio414

18.2.1 textio读操作416

18.2.2 textio写操作423

18.2.3用户自定义类型的读写425

练习426

第19章 实例研究：队列网络429

19.1队列网络概念429

19.2队列网络模块430

19.2.1随机数发生器430

19.2.2令牌和arc类型的程序包433

19.2.3令牌源模块435

19.2.4令牌池模块438

19.2.5队列模块439

19.2.6令牌服务器模块444

19.2.7分叉模块447

19.2.8结合模块449

19.3磁盘系统的队列网络452

练习457

第20章 属性和组459

20.1预定义属性459

20.1.1标量类型的属性459

20.1.2数组类型和对象的属性460

20.1.3信号属性460

20.1.4已命名项目的属性460

20.2用户定义的属性466

20.2.1属性声明467

20.2.2属性说明467

20.2.3外来属性475

20.3组476

练习478

第21章 其他主题481

21.1缓冲和连接端口481

21.2关联列表中的转换函数482

21.3延迟进程487

21.4共享变量489

练习497

附录A 综合499

附录B 预定义程序包标准513

附录C IEEE标准程序包517

附录D 相关标准527

附录E VHDL句法537

附录F VHDL-87、VHDL-93和VHDL-2001之间的区别549

附录G 练习答案553

参考文献571