数字逻辑原理与工程设计2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

数字逻辑原理与工程设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第一章数制与编码1

引言1

1.1进位计数制与数制转换1

1.1.1进位计数制及其表示1

目 录1

1.1.2数制转换4

1.2带符号二进制数的代码表示12

1.2.1原码12

1.2.2反码14

1.2.3补码15

1.2.4原码、反码和补码18

之间的转换18

1.2.5溢出的判断和变形码20

1.3.1十进制数的二进制编码22

1.3常用的其他编码22

1.3.2字符代码24

1.3.3可靠性编码26

小结34

习题34

第二章布尔代数基础37

引言37

2.1布尔代数的基本概念37

2.1.1布尔变量及其基本运算37

2.1.2布尔函数及其表示方法39

2.1.3布尔函数的“相等”概念40

2.2布尔代数的公式、定理和规则41

2.2.1布尔代数的基本公式41

2.2.2布尔代数的主要定理42

2.2.3布尔代数的重要规则44

2.3布尔函数的基本形式45

2.3.1函数的“积之和”与“和之积”表示形式45

2.3.2函数的“标准积之和”与“标准和之积”表示形式46

2.4不完全确定的布尔函数50

2.5布尔函数的化简52

2.5.1代数化简法52

2.5.2卡诺图化简法54

2.5.3列表化简法（Q-M法）62

小结69

习题70

第三章组合逻辑电路的分析和设计74

引言74

3.1常用逻辑门的图形符号74

3.2布尔函数的实现75

3.2.1用与非门实现布尔函数76

3.2.2用或非门实现布尔函数76

3.2.3用与或非门实现布尔函数77

3.3组合逻辑电路的分析78

3.4组合逻辑电路的设计80

3.5常用组合逻辑电路84

3.5.1加法器84

3.5.2十进制数字的七段显示92

3.5.3代码转换电路96

3.6二进制译码器98

3.6.1二进制译码器的功能和组成98

3.6.2用中规模集成译码器100

进行设计100

功能和组成102

3.7多路选择器102

3.7.1多路选择器的逻辑102

3.7.2用多路选择器进行逻辑设计103

3.8多路分配器107

3.9组合逻辑电路中的险态109

小结112

习题112

第四章同步时序电路115

引言115

4.1时序电路与时序机115

4.1.1时序电路的结构和特点116

4.1.2时序机的定义117

4.1.3时序机的状态表和状态图117

4.2触发器119

4.1.4完全定义机和不完全定义机119

4.2.1 RS触发器120

4.2.2JK触发器121

4.2.3 T触发器122

4.2.4 D触发器122

4.3同步时序电路的分析与设计123

4.3.1建立原始状态表124

4.3.2状态表的化简126

4.3.3状态分配136

4.3.4确定激励函数和输出函数139

4.3.5分析与设计举例142

4.4常用的同步时序电路148

4.4.1寄存器148

4.4.2计数器150

4.4.3节拍信号发生器153

小结158

习题158

第五章异步时序电路163

引言163

5.1异步时序电路的结构和描述164

5.1.1异步时序电路的结构模型164

和特点164

5.1.2异步时序电路的描述方法165

——流程表165

5.1.3异步时序电路的类型166

5.2脉冲异步时序电路的分析与设计167

5.3电平异步时序电路的分析与设计170

5.3.1建立原始流程表171

5.3.2流程表的简化174

5.3.3流程表的状态分配175

*5.3.4电平异步时序电路的险态181

5.3.5分析与设计举例182

小结189

习题189

第六章简单可编程逻辑器件及其应用192

引言192

6.1概述193

6.1.1可编程逻辑器件的发展历史193

6.1.2可编程逻辑器件中的编程194

元件194

6.1.3可编程逻辑器件的分类195

6.1.4 PLD的基本结构196

6.1.5 PLD的逻辑表示法197

6.2可编程只读存储器PROM198

6.1.6常用PLD器件的比较198

6.2.1 PROM基本结构和工作原理199

6.2.2采用PROM的组合逻辑设计201

6.3可编程逻辑阵列PLA202

6.4可编程阵列逻辑PAL207

6.5通用阵列逻辑GAL212

6.6简单PLD设计方法及步骤219

6.6.1 PLD器件的设计步骤219

6.6.2可编程器件设计软件简介221

6.6.3可编程逻辑器件设计举例224

小结230

习题231

7.1基本概念235

7.1.1数字系统的定义235

第七章数字系统设计基础235

引言235

7.1.2数字系统的优点237

7.1.3数字系统的模型与结构237

7.2数字系统的设计239

7.2.1数字系统的实现途径239

7.2.2数字系统的设计过程241

7.2.3数字系统辅助设计工具242

7.3数字系统设计的发展趋势242

7.4后续章节内容与使用建议243

小结243

习题244

8.1.1设计的表示245

8.1基本概念245

第八章数字系统的设计245

引言245

8.1.2设计的抽象层次247

8.1.3结构化设计249

8.1.4设计窗口与设计空间251

8.2需求分析251

8.2.1需求分析的主要内容251

8.2.2需求分析报告252

8.2.3实例253

8.3系统设计254

8.3.1基于通用微处理器/DSP的254

设计过程254

8.3.2基于集成电路的设计过程256

8.3.4基于ASIC的设计过程259

8.3.3基于可编程逻辑器件的259

设计过程259

8.4系统实现260

8.5数字系统的测试和可测试性设计261

8.5.1数字系统的测试262

8.5.2可测性设计264

小结269

习题269

第九章复杂可编程逻辑器件271

FPGA/CPLD271

引言271

9.1概述271

9.2.1概述273

9.2 CPLD的结构特点273

9.2.2 Altera MAX7000系列CPLD的274

结构特点274

9.2.3应用实例279

9.3 FPGA的结构特点280

9.3.1概述280

9.3.2Xilinx SpartanⅡ系列FPGA的281

结构特点281

9.3.3应用实例288

小结288

习题289

引言290

10.1概述290

第十章VerilogHDL语言290

10.2一个数字系统实例及其VerilogHDL语言描述292

10.3信号295

10.4模块体的描述299

10.5行为级描述311

10.5.1变量和参数312

10.5.2行为级描述基础313

10.5.3复杂语句314

10.5.4时序控制317

10.5.5事件控制318

10.6其他的VerilogHDL语言结构320

10.6.1函数和任务320

10.6.2 VerilogHDL系统函数和系统任务321

10.6.3VerilogHDL预编译指令323

10.7可综合性设计324

10.8测试环境（Testbench）设计327

*10.9 VerilogHDL设计高级专题328

10.9.1寄存器328

10.9.2多时钟域331

10.9.3同步复位与异步复位333

10.9.4 VerilogHDL语言的描述风格336

小结338

习题338

第十一章用VerilogHDL语言设计340

数字电路340

引言340

11.1组合逻辑电路设计和描述340

11.1.1组合逻辑电路基本特征340

11.1.2实例1：多路数据选择器340

11.1.3实例2：加法器341

11.1.4实例3：译码器342

11.2时序逻辑电路设计和描述344

11.2.1时序逻辑电路的基本特征344

11.2.2有限状态机的设计344

11.2.3实例1：寄存器347

11.2.4实例2：移位器348

11.3一个简单的8位CPU系统设计349

11.3.1 KD-CPU简介349

11.3.2 KD-CPU的VerilogHDL352

描述352

11.3.3 KD-CPU的实现369

小结372

习题372

附录 Verilog HDL语言语法参考374

参考文献395