数字集成电路设计2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

数字集成电路设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 集成电路发展与数字集成电路概论1

1.1 集成电路的回顾1

1.1.1 数字集成电路溯源1

1.1.2 电子设计发展阶段8

1.1.3 计算机在集成电路设计发展阶段的作用11

1.1.4 人才、工具和库11

1.2 纳米时代的数字集成电路设计策略13

1.2.1 数字集成电路设计的要求14

1.2.2 核高基助力集成电路芯片设计15

1.2.3 设计自动化17

1.3 数字集成电路的设计方法19

1.3.1 自顶向下设计流程19

1.3.2 自底向上设计流程20

1.3.3 正向设计和逆向设计20

1.3.4 著名公司推荐的设计流程21

1.4 数字集成电路设计的学习方法22

1.4.1 选用合适的EDA工具22

1.4.2 了解和适应集成电路设计产业23

1.5 数字集成电路设计的项目管理26

1.5.1 可靠性设计26

1.5.2 代码版本管理SVN29

1.5.3 代码质量nLint29

第2章 数字集成电路设计基础30

2.1 数字集成电路的基本电路30

2.1.1 数字集成电路分类与特点31

2.1.2 各类数字集成电路的性能指标33

2.1.3 CMOS基本门电路的分类与扩展35

2.2 典型的组合逻辑电路设计38

2.2.1 实现不带“非”的组合逻辑38

2.2.2 半加器和同或电路设计39

2.2.3 加法器电路设计41

2.2.4 算术逻辑运算模块43

2.2.5 译码器和编码器43

2.2.6 传输门逻辑电路44

2.2.7 多路选择器45

2.3 典型的时序逻辑电路47

2.3.1 时序逻辑电路基础47

2.3.2 双稳态电路48

2.3.3 CMOS触发器49

2.3.4 同步时序电路和异步时序电路51

2.3.5 预充-求值的动态CMOS电路51

2.3.6 多米诺CMOS电路53

2.3.7 时钟CMOS电路55

2.4 微处理器的设计56

2.4.1 微处理器设计与专用集成电路设计56

2.4.2 微处理器设计的发展57

2.4.3 简单微处理器的设计59

2.4.4 系统级的微处理器设计方法60

2.4.5 可配置处理器对设计方法学的新要求62

第3章 硬件描述语言VHDL63

3.1 VHDL简介63

3.1.1 VHDL的特点64

3.1.2 VHDL的新发展65

3.2 VHDL程序的基本结构65

3.2.1 VHDL程序的基本单元与构成65

3.2.2 包、配置和库71

3.2.3 微处理器的设计实例76

3.3 VHDL的基本数据类型和操作符79

3.3.1 数的类型和数的字面值79

3.3.2 对象和分类80

3.3.3 数据类型81

3.3.4 运算操作符84

3.4 VHDL结构体的描述方式85

3.4.1 顺序描述语句86

3.4.2 并发描述语句89

3.5 Active_VHDL上机准备92

3.5.1 Active_VHDL的安装与启动92

3.5.2 EditPlus安装使用93

3.5.3 熟悉Active_VHDL的集成环境93

3.5.4 Active_VHDL自带范例的调试流程94

3.5.5 VHDL激励信号95

3.5.6 Active_VHDL中测试基准自动生成流程95

3.5.7 半加器的波形分析97

3.6 基本逻辑电路的VHDL实现98

3.6.1 组合逻辑电路设计99

3.6.2 时序逻辑电路设计103

3.7 Active_VHDL上机实践110

3.7.1 VHDL数字电路的文本描述、编译与仿真上机实验110

3.7.2 交通灯控制器111

3.7.3 基于CPLD实现交通灯控制器120

3.8 交通灯控制器开发实例136

3.8.1 设计规范和步骤136

3.8.2 设计描述137

3.8.3 VHDL描述138

3.8.4 验证方案145

3.8.5 把TLC和TLC_Test配置在一起146

3.8.6 预定义数据类型BIT148

3.8.7 用新的数据类型改写成TLC的电路描述149

3.8.8 其他综合调试工作150

第4章 硬件描述语言Verilog HDL152

4.1 Verilog HDL和VHDL的比较152

4.2 Verilog HDL简介153

4.2.1 Verilog HDL的特点153

4.2.2 Verilog HDL模块组成单元154

4.2.3 Verilog-2001标准加入的内容156

4.3 Verilog HDL的词法162

4.3.1 空白符和注释162

4.3.2 常数162

4.3.3 字符串163

4.3.4 关键词164

4.3.5 标识符164

4.3.6 操作符165

4.3.7 数据类型171

4.4 VerilogHDL的语句174

4.4.1 声明类语句174

4.4.2 赋值语句179

4.4.3 条件语句181

4.4.4 循环语句184

4.4.5 语句的顺序执行与并行执行184

4.5 不同抽象级别的Verilog HDL模型184

4.5.1 Verilog HDL的门级描述185

4.5.2 Verilog HDL的行为级描述185

4.5.3 用结构描述实现更大的电路系统187

4.6 浮点处理单元的Verilog HDL设计190

4.6.1 浮点处理单元简介190

4.6.2 功能模块的分析193

4.6.3 FPU内部四级流水线的实现197

第5章 数字集成电路的前端设计206

5.1 高层次建模206

5.1.1 SystemC简介206

5.1.2 芯片快速成型实现流程210

5.1.3 RSA运算的SystemC实现211

5.1.4 64位MIPS流水线系统级建模214

5.2 前端设计常用软件介绍223

5.2.1 工具软件版本配套问题223

5.2.2 事务级模型TLM224

5.2.3 QuartusⅡ227

5.2.4 ModelSim229

5.2.5 Synplify230

5.2.6 MATLAB、Debussy与ModelSim协同仿真230

5.3 8位RISC微处理器的前端设计231

5.3.1 8位RISC微处理器231

5.3.2 8位RISC微处理器的结构232

5.3.3 8位RISC微处理器的前端设计243

5.4 VFP-A及其寄存器的前端设计258

5.4.1 VFP-A设计及验证258

5.4.2 寄存器详细设计265

5.4.3 寄存器堆274

5.5 ALU的前端设计284

5.5.1 ALU简介284

5.5.2 ALU内部模块286

5.5.3 ALU接口信号286

5.5.4 ALU指令列表287

5.5.5 ALU的实现288

第6章 数字集成电路的FPGA设计294

6.1 FPGA简介294

6.1.1 面向20nm的FPGA294

6.1.2 FPGA和ASIC设计的区别295

6.1.3 FPGA与CPLD的区别297

6.2 PCB板级系统项目分析297

6.2.1 印刷电路板简介297

6.2.2 PCB设计软件Protel300

6.2.3 PCB的项目管理301

6.2.4 高速PCB设计规则303

6.3 入门级开发板的设计实例305

6.3.1 MAX7000S开发板的设计306

6.3.2 下载和配置方式318

6.3.3 X2S200开发板的设计简介324

6.3.4 EP3C16E144开发板设计325

6.4 Virtex开发板的设计335

6.4.1 Virtex FPGA开发板简介335

6.4.2 Virtex开发板调试流程341

6.5 Virtex-6双子星开发板的设计346

6.5.1 双子星PCB级的设计347

6.5.2 PCB的信号完整性考虑354

6.5.3 互联接口的设计359

6.5.4 双子星布线及算法362

第7章 数字集成电路的后端设计367

7.1 自底向上的后端设计流程367

7.1.1 常用的数字集成电路后端设计流程367

7.1.2 数字集成电路后端设计的内容369

7.2 库器件仿真与建库371

7.2.1 建库及库信息371

7.2.2 CMOS基本器件设计380

7.2.3 电路仿真391

7.3 版图设计基础400

7.3.1 版图设计方法简介401

7.3.2 版图设计规则403

7.4 版图生成、验证408

7.4.1 DataPath设计408

7.4.2 版图输入流程414

7.4.3 MUX2的版图编辑步骤416

7.4.4 Diva流程423

7.4.5 Dracula流程424

7.4.6 参数提取反标427

7.4.7 门级时序分析427

7.4.8 晶体管级时序分析432

7.5 TannerResearch Tools组成与功能432

7.5.1 安装并熟悉L-edit pro433

7.5.2 安装DOS版L-edit 5.0433

7.5.3 版图编辑实践433

7.5.4 读CMOSLIB.TDB的方法434

7.5.5 L-edit模块介绍435

7.5.6 L-edit主菜单使用导引435

7.5.7 DRC文件实例436

第8章 数字集成电路的可靠性设计439

8.1 可靠性设计的要求439

8.1.1 可靠性简介439

8.1.2 可靠性设计原则及实施规范441

8.1.3 数字集成电路的可靠性指标443

8.1.4 数字集成电路可靠性设计的基本内容444

8.1.5 可靠性设计技术445

8.1.6 降额标准451

8.1.7 信号完整性451

8.2 空间辐照环境下的FPGA可靠性设计技术452

8.2.1 单粒子效应452

8.2.2 Xilinx的三模冗余454

8.2.3 抗辐射加固SRAM设计454

8.3 测试向量的生成455

8.3.1 测试的基本概念455

8.3.2 故障仿真458

8.3.3 测试生成的过程459

8.3.4 测试流程460

8.4 可测试性设计461

8.4.1 可测试性设计初步461

8.4.2 可测试性设计与结构测试465

8.4.3 软硬件系统可测试性设计468

8.4.4 包含嵌入式模块的可测试性设计472

8.5 数字集成电路的测试与物理仿真474

8.5.1 物理仿真的方法474

8.5.2 芯片的FPGA物理仿真方法476

8.5.3 混合的物理仿真476

附录480

附录1 Synopsys推荐设计流程480

附录2 VHDL上机作业模板481

附录3 可靠性设计分析流程示例482

参考文献483