硬件描述语言与FPGA设计技术2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

硬件描述语言与FPGA设计技术PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 EDA技术概述1

1.1 硬件描述语言1

1.2 EDA设计流程2

1.2.1 设计输入2

1.2.2 综合与适配3

1.2.3 时序仿真与功能仿真4

1.2.4 编程下载与器件测试5

1.3 Quartus Ⅱ设计环境5

1.4 EDA技术开发中的IP6

习题与思考题7

第2章 可编程逻辑器件硬件基础8

2.1 可编程器件结构8

2.2 可编程逻辑器件的分类8

2.2.1 按集成度分类9

2.2.2 按组成结构分类9

2.2.3 按编程工艺分类9

2.3 PLD电路表示10

2.4 GAL器件结构原理10

2.5 CPLD的结构原理13

2.6 FPGA的结构原理16

2.6.1 查找表逻辑结构16

2.6.2 Cyclone Ⅲ系列器件的结构原理17

2.7 CPLD/FPGA的编程与配置21

2.7.1 CPLD在系统编程22

2.7.2 FPGA配置方式23

2.7.3 用JTAG进行FPGA的配置23

2.7.4 FPGA专用配置器件24

习题与思考题25

第3章 VHDL组合电路设计26

3.1 2选1多路选择器及其VHDL描述26

3.2 IEEE库预定义标准逻辑位与矢量数据类型29

3.3 设计库和标准程序包30

3.4 ENTITY（实体）语句结构和语法含义30

3.4.1 实体名31

3.4.2 端口语句和端口信号名31

3.4.3 端口模式31

3.4.4 数据类型31

3.5 ARCHITECTURE（结构体）语句结构和语法含义32

3.5.1 赋值符号和数据比较符号32

3.5.2 逻辑操作符33

3.5.3 条件语句33

3.5.4 进程语句和顺序语句34

3.5.5 IF语句37

3.6 8-3线优先编码器VHDL设计38

3.7 文件保存与文件名40

3.8 1位二进制全加器的VHDL描述40

3.8.1 半加器的VHDL描述40

3.8.2 CASE语句41

3.8.3 并置操作符42

3.8.4 全加器的VHDL描述42

3.8.5 元件例化语句43

3.9 硬件乘法器VHDL设计44

3.9.1 变量45

3.9.2 信号46

3.9.3 进程中的信号与变量赋值特点47

3.9.4 FOR＿LOOP循环语句48

3.10 参数传递说明语句49

3.11 整数类型49

3.12 VHDL操作符50

3.12.1 移位操作符51

3.12.2 省略赋值操作符51

3.12.3 逻辑操作符52

3.12.4 关系操作符53

3.12.5 求和操作符54

3.12.6 求积操作符55

3.12.7 符号操作符55

3.12.8 混合操作符55

3.13 数据类型转换函数55

3.14 参数传递映射语句57

习题与思考题58

第4章 VHDL时序电路设计59

4.1 基本时序电路D触发器的VHDL描述59

4.1.1 上升沿检测表达式和信号属性函数60

4.1.2 不完整条件语句与时序电路60

4.1.3 VHDL实现时序电路的其他表述方法61

4.2 计数器的VHDL设计63

4.2.1 十六进制加法计数器63

4.2.2 十进制加法计数器64

4.3 移位寄存器的VHDL设计66

4.4 移位相加乘法器的VHDL设计67

4.5 属性描述与定义语句72

4.5.1 信号类属性73

4.5.2 数据区间类属性73

4.5.3 数值类属性73

4.5.4 数组属性74

4.5.5 用户定义属性74

习题与思考题75

第5章 FPGA开发环境Quartus Ⅱ应用基础76

5.1 Quartus Ⅱ文本输入设计方法76

5.1.1 建立工作库文件夹和编辑设计文件76

5.1.2 创建工程77

5.1.3 编译前设置80

5.1.4 全程编译81

5.1.5 时序仿真83

5.1.6 寄存器传输级（RTL）电路图88

5.2 器件引脚锁定与程序下载89

5.2.1 引脚锁定89

5.2.2 配置文件下载91

5.3 JTAG间接模式编程配置器件92

5.3.1 将SOF文件转化为JTAG间接配置文件93

5.3.2 下载JTAG间接配置文件94

5.3.3 USB Blaster编程配置器件使用方法95

5.4 嵌入式逻辑分析仪使用方法95

5.4.1 打开SignalTap Ⅱ编辑窗口96

5.4.2 调入待测信号96

5.4.3 SignalTap Ⅱ参数设置97

5.4.4 文件存盘与综合适配98

5.4.5 编译下载99

5.4.6 启动SignalTap Ⅱ进行采样与分析99

5.4.7 SignalTap Ⅱ的其他设置和控制方法100

5.5 Quartus Ⅱ原理图输入设计方法101

5.5.1 输入设计项目和文件保存101

5.5.2 将设计项目设置成可调用的元件102

5.5.3 设计全加器顶层文件103

5.5.4 将设计项目设置成工程和时序仿真103

习题与思考题104

第6章 宏功能模块与IP应用105

6.1 LPM存储器设计105

6.1.1 ROM模块设计105

6.1.2 RAM模块设计111

6.1.3 FIFO（先进先出）存储器模块设计113

6.2 DSP模块构建乘法器114

6.3 正弦信号发生器设计115

6.3.1 正弦信号发生器模块设计115

6.3.2 使用嵌入式逻辑分析仪测试数据波形116

6.4 在系统存储器数据读写编辑器应用117

6.4.1 打开在系统存储单元编辑窗口117

6.4.2 读取ROM中的波形数据117

6.4.3 ROM写入数据118

6.4.4 输入/输出数据文件118

6.5 IP核NCO数控振荡器设计119

6.5.1 选择IP核NCO并确定文件名119

6.5.2 进入文件生成设置窗口119

6.5.3 NCO参数设置120

6.5.4 生成仿真文件121

6.5.5 加入IP授权文件121

6.5.6 编译与功能检测122

6.6 LPM嵌入式锁相环设计122

6.6.1 建立嵌入式锁相环元件122

6.6.2 锁相环仿真测试和硬件特性124

6.7 8051单片机IP软核应用125

6.8 LPM模块的文本调用129

6.8.1 在Quartus Ⅱ中对宏功能模块进行例化129

6.8.2 LPM模块的VHDL文本方式调用129

习题与思考题132

第7章 状态机设计133

7.1 数字系统中的状态机应用特性133

7.2 有限状态机的设计134

7.2.1 数据类型定义语句134

7.2.2 有限状态机的设计136

7.3 状态机的编码方式144

7.3.1 状态位直接输出型编码144

7.3.2 顺序编码146

7.3.3 一位热码编码146

7.3.4 剩余状态处理146

习题与思考题147

第8章 FPGA设计工程实践149

8.1 LED数码管显示控制149

8.1.1 LED数码管的工作原理149

8.1.2 采用FPGA实现LED数据管静态显示控制149

8.1.3 采用FPGA实现LED数码管动态显示控制150

8.1.4 LED显示程序设计与仿真测试150

8.2 液晶显示器（LCD）控制152

8.2.1 LCD显示的原理152

8.2.2 MDLS字符型液晶显示模块FPGA驱动控制电路154

8.2.3 液晶显示器驱动模块的VHDL控制程序154

8.3 TLC5510采样控制设计156

8.3.1 TLC5510与FPGA接口电路原理156

8.3.2 TLC5510 VHDL采样控制程序设计157

8.4 TLC7524数/模转换控制设计158

8.4.1 TLC7524接口电路原理158

8.4.2 TLC7524数/模转换控制程序设计159

8.5 2FSK调制与解调设计161

8.5.1 2FSK信号调制原理和VHDL模块设计161

8.5.2 2FSK信号解调原理和VHDL模块设计165

8.6 4PSK调制与解调设计168

8.6.1 4PSK信号调制原理和VHDL模块设计168

8.6.2 4PSK信号解调原理和VHDL模块设计172

8.7 交织编码器设计175

8.7.1 交织编码原理175

8.7.2 交织编码FPGA模块设计与仿真测试176

8.8 数字音乐播放控制器设计180

8.8.1 数字音乐播放控制原理180

8.8.2 数字音乐播放控制器VHDL模块设计180

8.9 步进电机驱动控制设计185

8.9.1 步进电机驱动原理185

8.9.2 步进电机步距八细分系统设计187

8.9.3 细分驱动的VHDL程序和仿真测试189

8.10 直流电机控制设计192

8.10.1 直流电机转速PWM控制原理192

8.10.2 直流电机PWM驱动的VHDL模块设计和仿真测试193

8.11 数字频率计设计195

8.11.1 频率计原理和VHDL模块设计195

8.11.2 频率计VHDL程序及仿真测试195

8.12 LED显示时钟设计199

8.12.1 数字显示时钟实现原理199

8.12.2 LED时钟的VHDL程序和仿真测试200

8.13 VHDL工程设计风格与优化205

8.13.1 描述方法与编码风格205

8.13.2 不同的状态机描述208

8.13.3 层次化设计方法211

8.13.4 相似逻辑设计在一个层次211

8.13.5 使用寄存器作为模块的分界线212

8.13.6 优化设计方法212

参考文献219