Xilinx ZYNQ-7000 AP SoC开发实战指南2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

Xilinx ZYNQ-7000 AP SoC开发实战指南PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 不只是芯片，更是完整的平台产品1

1.1 FPGA的这三十年1

1.2 FPGA的芯片结构1

1.3 传统的FPGA开发基本流程3

1.4 Xilinx FPGA家族介绍6

1.5 Xilinx开发工具与设计平台7

1.5.1 ISE与Vivado、Vivado HLS简介7

1.5.2 System Generator简介11

1.6 为什么使用ZYNQ11

1.6.1 ZYNQ家族的优势12

1.6.2 ZYNQ家族的主要应用13

1.6.3 现有的ZYNQ家族器件14

1.6.4 ZYNQ家族的特性15

1.7 UltraFast设计方法17

第2章 ZYNQ的体系、结构与开发思想19

2.1 应用处理器单元20

2.1.1 APU的基本功能20

2.1.2 APU的系统级视图22

2.2 信号、接口与引脚23

2.2.1 电源引脚23

2.2.2 PS I/O引脚24

2.2.3 PS-PL电平移位使能25

2.2.4 PS-PL MIO-EMIO信号与接口25

2.3 时钟28

2.3.1 时钟系统28

2.3.2 CPU时钟30

2.4 复位32

2.4.1 复位后的启动流程34

2.4.2 复位资源35

2.5 JTAG调试与测试36

2.6 启动与配置38

2.6.1 PS的启动过程38

2.6.2 PL的启动过程41

2.7 系统互联结构42

2.8 可编程逻辑PL47

2.8.1 PL的组件48

2.8.2 输入／输出51

2.8.3 PL的配置54

2.9 ZYNQ开发思想54

2.9.1 ZYNQ-7000软件开发的特点54

2.9.2 ZYNQ-7000 SoC软件与应用的开发流程56

2.9.3 设备的驱动架构58

2.9.4 裸机程序开发流程60

2.9.5 Linux程序开发63

2.10 设计基于PL的算法加速器66

2.10.1 用PL为PS卸载66

2.10.2 PL与存储系统的性能70

2.10.3 选择PL接口72

第3章 ZYNQ-7000 AP SoC设计与开发流程77

3.1 ZYNQ-7000 AP SoC开发流程简介77

3.2 基于Vivado+SDK的设计与开发79

3.2.1 使用Vivado构建硬件平台79

3.2.2 使用SDK完成软件开发91

3.2.3 启动镜像文件的生成与下载97

3.3 基于PlanAhead+SDK的设计与开发103

第4章 ARM Cortex-A9外围设备应用实例111

4.1 MIO/EMIO接口111

4.1.1 MIO/EMIO接口功能概述111

4.1.2 应用实例112

4.2 通用I/O模块GPIO115

4.2.1 GPIO简介115

4.2.2 功能详述116

4.2.3 编程指南119

4.2.4 应用实例120

4.3 中断控制器GIC121

4.3.1 GIC简介121

4.3.2 中断源分类122

4.3.3 中断优先级仲裁124

4.3.4 相关寄存器125

4.3.5 应用实例125

4.4 定时器系统128

4.4.1 定时器系统简介128

4.4.2 私有定时器、私有看门狗129

4.4.3 全局定时器129

4.4.4 系统看门狗130

4.4.5 TTC单元131

4.4.6 编程指南134

4.4.7 相关寄存器134

4.4.8 应用实例136

第5章 XADC模块应用实例139

5.1 简介139

5.2 功能详述141

5.2.1 XADC模块相关引脚141

5.2.2 模拟量输入类型及量化关系142

5.2.3 电压、温度的记录与报警146

5.2.4 自动校正功能149

5.3 XADC工作模式150

5.3.1 单通道模式150

5.3.2 自动序列模式150

5.3.3 外部多路复用器模式154

5.4 控制接口155

5.4.1 DPR/JTAG-TAP接口155

5.4.2 常用接口单元157

5.5 相关寄存器158

5.5.1 状态寄存器158

5.5.2 控制寄存器159

5.6 应用实例160

5.6.1 基于Vivado的XADC模块硬件配置160

5.6.2 基于SDK的软件开发164

第6章 用户IP核的定制167

6.1 基于Vivado的用户IP核封装与例化167

6.1.1 用户IP核的建立167

6.1.2 用户IP核逻辑功能的设计与封装172

6.1.3 用户IP核的例化177

6.2 基于SDK的编程指导178

第7章 基于模型的DSP设计181

7.1 System Generator的安装、系统要求与配置182

7.2 Simulink的基本使用方法183

7.3 创建基于System Generator的简单设计187

7.4 定点数据类型的处理195

7.5 系统控制与状态机198

7.6 多速率与串并转换201

7.7 使用存储单元203

7.8 在Vivado IDE中使用System Generator模型206

7.9 把C/C＋＋程序导入System Generator模型209

7.10 把System Generator模型封装为自定义IP215

7.11 对System Generator中生成的AXl4-Lite接口的模型进行验证224

第8章 Vivado高层次综合228

8.1 Vivado HLS的基本开发方法229

8.2 Vivado HLS中的数据类型239

8.2.1 任意精度整数类型239

8.2.2 Vivado HLS支持的数学函数类型243

8.3 Vivado HLS中的接口综合244

8.3.1 模块级别的I/O协议244

8.3.2 端口类型的处理246

8.3.3 如何把数组实现为RTL接口249

8.3.4 如何把数组实现为AXl4的相关接口253

8.4 在Vivado IPI中使用HLS生成的IP257

8.5 把使用HLS生成的IP用作PS的外设262

第9章 MicroZed开发板的介绍270

9.1 MicroZed基本介绍270

9.2 下载程序与测试273

9.3 测试更多的DDR内存空间277

9.4 在MicroZed上运行开源Linux279

9.4.1 在Linux中控制GPIO279

9.4.2 在Linux中进行以太网通信282

9.4.3 测试PS与USB的通信285

9.4.4 由PS向PL提供时钟信号287

参考文献293