系统芯片 SOC 设计原理2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

系统芯片 SOC 设计原理PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 绪论1

1.1 系统芯片是微电子技术发展的必然1

1.2 电子设计自动化技术和硬件描述语言3

1.2.1　电子设计自动化技术发展概述3

1.2.2　Top-Down设计方法4

1.2.3　硬件描述语言6

第2章 CMOS数字集成电路8

2.1 引言8

2.2　集成电路的主要生产工艺8

2.2.1 晶片准备9

2.2.2　制版9

2.2.3　光刻9

2.2.4　氧化9

2.2.5　淀积10

2.2.6　腐蚀10

2.2.7　扩散10

2.2.8　导体和电阻10

2.3　CMOS反相器及其版图11

2.3.1　MOS晶体管及其版图11

2.3.2　CMOS反相器的结构及其版图12

2.4　设计规则与工艺参数16

2.4.1　设计规则的内容与作用16

2.4.2　几何规则16

2.4.3　电学规则17

2.5　CMOS数字电路的特征25

2.5.1　标准逻辑电平25

2.5.2　逻辑扇出特性25

2.5.3　容性负载及其影响26

2.5.4　CMOS电路的噪声容限26

2.6　CMOS逻辑门28

2.6.1 CMOS或非门28

2.6.2　CMOS与非门30

2.6.3　多输入CMOS逻辑门31

2.7　NMOS传输晶体管与CMOS传输门31

2.7.1　NMOS传输晶体管31

2.7.2　CMOS传输门32

习题32

第3章 硬件描述语言VHDL34

3.1 引言34

3.2　VHDL的基础知识35

3.2.1　VHDL程序的结构35

3.2.2　VHDL常用资源库中的程序包42

3.2.3　VHDL的词法单元48

3.2.4　数据对象和类型50

3.2.5　表达式与运算符57

3.3　VHDL结构体的描述方式59

3.3.1　结构体的行为描述59

3.3.2　结构体的RTL描述61

3.3.3　结构体的结构化描述63

3.4　结构体的子结构形式66

3.4.1 进程66

3.4.2　复杂结构体的多进程组织方法69

3.4.3　块70

3.4.4　子程序72

3.5　顺序语句和并发语句75

3.5.1　顺序语句76

3.5.2　并发语句85

3.6　VHDL中的信号和信号处理91

3.6.1　信号的驱动源91

3.6.2　信号的延迟92

3.6.3　仿真周期和信号的δ延迟94

3.6.4　信号的属性函数96

3.6.5　带属性函数的信号98

3.7　VHDL的其他语句103

3.7.1 ATTRIBUTE描述与定义语句103

3.7.2　ASSERT语句110

3.7.3 TEXTIO110

3.8　多值逻辑112

3.8.1　三态数值模型112

3.8.2　多值逻辑113

3.9 元件例化116

3.9.1　设计通用元件116

3.9.2　构造程序包119

3.9.3　元件的调用120

3.10　配置121

3.10.1　默认配置121

3.10.2　元件的配置123

3.10.3　块的配置126

3.10.4　结构体的配置128

习题129

第4章 基本数字逻辑单元的设计131

4.1　组合逻辑电路设计131

4.1.1 门电路131

4.1.2　三态缓冲器和总线缓冲器133

4.1.3　编码器、译码器和选择器135

4.1.4　运算器的设计138

4.1.5　算术逻辑运算单元143

4.2　时序逻辑电路设计145

4.2.1　触发器145

4.2.2　锁存器149

4.2.3　寄存器149

4.2.4　计数器151

4.3　存储器153

4.3.1　概述153

4.3.2　只读存储器154

4.3.3　随机存取存储器155

4.3.4　先进后出堆栈156

4.4　有限状态机157

习题162

第5章　数字系统的层次结构设计163

5.1　硬件的算法模型163

5.1.1 先进先出堆栈的算法模型163

5.1.2　布思一位补码乘法器的算法模型166

5.2　芯片系统的划分168

5.2.1　并行接口8255169

5.2.2 布思二位补码乘法器的结构化设计175

5.3　系统间互连的表示183

5.4　系统的仿真和测试191

5.4.1　概述191

5.4.2　仿真程序的设计方法191

5.4.3　TEXTIO建立测试程序195

习题197

第6章　SOC的体系结构198

6.1　SOC的结构198

6.1.1 引言198

6.1.2　SOC的硬件结构198

6.1.3　嵌入式软件200

6.2　SOC中的嵌入式精简指令集处理器201

6.2.1　概述201

6.2.2　RISC的定义与特点202

6.2.3　RISC的指令特点204

6.2.4　RISC的并行处理技术206

6.2.5　RISC/DSP结构208

6.2.6　RISC核的设计212

6.3　嵌入式处理器ARM的体系结构212

6.3.1　概述212

6.3.2　ARM7系列处理器215

6.3.3　ARM9系列处理器222

6.3.4　ARM9E系列处理器224

6.3.5　ARM10系列处理器225

6.3.6　ARM11系列处理器226

6.4　嵌入式处理器MIPS32 4Kc的体系结构227

6.4.1　概述227

6.4.2　MIPS32 4Kc嵌入式处理器229

6.5　SOC的互连机制236

6.5.1　概述236

6.5.2　AMBA总线238

6.5.3　CoreConneet总线244

6.5.4　Wishbone总线245

6.5.5　OCP总线246

6.5.6　虚拟元件接口247

6.6　带ARM核的嵌入式系统芯片举例251

6.6.1　LPC2100系列高性能微控制器251

6.6.2　AT91SAM7X系列高性能微控制器253

6.6.3　AT91RM9200高性能微控制器257

6.7　嵌入式实时操作系统259

6.7.1　实时操作系统259

6.7.2　嵌入式实时操作系统概述260

6.7.3　实时多任务调度261

6.7.4　信号与信号量262

习题263

第7章　可编程逻辑器件264

7.1 概述264

7.1.1 可编程逻辑器件的发展264

7.1.2　用户再构造电路和可编程ASIC电路264

7.1.3 可编程逻辑器件的分类265

7.2　可编程逻辑器件的编程元件267

7.2.1　熔丝型开关267

7.2.2　反熔丝开关267

7.2.3　浮栅编程技术268

7.3　PAL与GAL器件的电路结构270

7.3.1　PLD的电路表示方法270

7.3.2　PLD的基本电路结构273

7.3.3 PAL器件的电路结构276

7.3.4　通用阵列逻辑GAL278

7.4　ispLSI系列CPLD287

7.4.1 概述287

7.4.2 ispLSI1000系列CPLD的结构特点288

7.4.3　ispLSI CPLD的测试和编程特性299

7.4.4　ispLSI 2000系列CPLD的结构301

7.4.5　ispLSI 3000系列CPLD301

7.4.6 ispLSI 5000V系列CPLD的结构和工作原理306

7.4.7 ispLSI 8000/V系列CPLD的结构和工作原理313

7.5　现场可编程门阵列318

7.5.1 概述318

7.5.2　XC4000系列FPGA的结构和工作原理320

7.5.3　Spartan系列FPGA344

7.6　基于HDPLD的系统设计实现346

7.6.1　设计实现概述346

7.6.2　器件的选择347

7.6.3　HDPLD的设计流程348

习题348

第8章　可编程系统芯片350

8.1　可编程系统芯片概述350

8.2　Virtex-Ⅱ系列FPGA的结构和性能351

8.2.1　概述351

8.2.2　Virtex-Ⅱ系列FPGA的总体结构352

8.2.3 Virtex-Ⅱ系列FPGA的可构造逻辑模块353

8.2.4　18Kbit可选RAM模块360

8.2.5　嵌入式乘法器361

8.2.6　全局时钟多路缓冲器362

8.2.7　数字时钟管理器363

8.2.8　输入输出模块364

8.2.9　有源互连技术367

8.3　嵌入式RISC处理器软核MicroBlaze368

8.3.1 嵌入式处理器软核MicroBlaze概况368

8.3.2　嵌入式处理器软核MicroBlaze的结构369

8.3.3　嵌入式处理器软核MicroBlaze的接口信号370

8.4　Virtex-Ⅱ Pro系列可编程片上系统芯片372

8.4.1 Virtex-Ⅱ Pro系列SOPC概况372

8.4.2　嵌入式PowerPC 405处理器核373

8.4.3　极速双向串行传送器385

习题390

第9章　专用集成电路设计391

9.1 引言391

9.2 门阵列和门海阵列设计392

9.2.1　门阵列设计392

9.2.2 门海阵列393

9.2.3 门阵列和门海阵列的设计流程395

9.3　标准单元设计395

9.4　设计检验397

9.4.1　设计规则检查398

9.4.2　电学规则检查398

9.4.3　版图与电路图一致性检查400

9.5　后仿真401

习题402

第10章　可测试性结构设计403

10.1 大规模集成电路可测试设计的意义403

10.2 可测试性基础404

10.2.1 故障模型404

10.2.2 可测试性分析406

10.2.3　测试矢量生成411

10.2.4 故障模拟418

10.3　集成电路的可测试性结构设计420

10.3.1　专门测试设计421

10.3.2　扫描测试设计422

10.3.3　内建自测试技术424

10.3.4 系统级测试技术——边界扫描测试技术425

习题429

附录430

附录A　VHDL标准包集合文件430

附录B　IP核一览表460

参考文献473