可编程逻辑器件原理、开发与应用2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

可编程逻辑器件原理、开发与应用PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

前言页1

第1章 可编程逻辑器件的基本原理1

1.1 可编程逻辑器件和EDA技术发展概况1

1.1.1 可编程逻辑器件的发展概况1

1.1.2 EDA技术发展概况3

1.2 可编程逻辑器件的分类5

1.2.1 按集成密度分类5

1.2.2 按编程方式分类5

1.2.3 按结构特点分类8

1.3 阵列型可编程逻辑器件9

1.3.1 简单PLD的基本结构9

1.3.2 EPLD和CPLD的基本结构13

1.4 现场可编程门阵列(FPGA)16

1.4.1 FPGA的分类16

1.4.2 FPGA的基本结构17

第2章 可编程逻辑器件的设计23

2.1 可编程逻辑器件的设计流程23

2.1.1 设计准备23

2.1.2 设计输入24

2.1.4 设计校验25

2.1.3 设计处理25

2.1.5 器件编程26

2.2 在系统可编程技术26

2.2.1 在系统编程的基本原理26

2.2.2 在系统编程方法28

2.2.3 在系统编程技术的优越性29

2.3 边界扫描技术30

3.1.1 Altera 器件性能特点31

第3章 Altera可编程逻辑器件31

3.1 综述31

3.1.2 Altera 器件系列33

3.2 MAX 7000 系列器件36

3.2.1 MAX 7000器件性能特点36

3.2.2 MAX 7000S/E器件结构37

3.2.3 MAX 7000器件特性设定41

3.2.4 MAX 7000器件编程测试43

3.3.1 FLEX 10K 器件性能特点44

3.2.5 MAX 7000S/E器件定时模型44

3.3 FLEX 10K系列器件44

3.3.2 FLEX 10K 器件结构46

3.3.3 FLEX 10K 器件特性设定57

3.3.4 FLEX 10K 器件配置与测试59

3.3.5 FLEX 10K 器件定时模型60

3.4 APEX 20K 系列器件62

3.4.1 APEX 20K 器件性能特点62

3.4.2 APEX 20K 器件结构63

3.4.3 APEX 20K 系列器件的嵌入式系统块69

3.4.4 APEX 20K 器件I/O结构73

3.4.5 APEX 20K 器件的配置与测试77

3.4.6 APEX 20K 器件定时模型78

第4章 Altera 可编程逻辑器件开发软件79

4.1 综述79

4.2 MAX+PLUSⅡ基本操作81

4.2.1 设计环境与设计方法81

4.2.2 设计输入86

4.2.3 设计项目的处理102

4.2.4 设计项目的验证112

4.2.5 器件编程123

4.3 进一步掌握MAX+PLUSⅡ125

4.3.1 使用MAX+PLUSⅡ符号库125

4.3.2 创建用户符号库133

4.3.3 使用波形编辑器设计项目136

4.3.4 编译控制140

4.3.5 器件编程与配置147

4.4.1 AHDL简介154

4.4 AHDL 硬件描述语言154

4.4.2 使用AHDL156

4.5 应用示例175

4.5.1 简易频率计175

4.5.2 八音电子琴178

4.5.3 简易乐曲自动演奏器179

第5章 MACH 系列CPLD结构与原理182

5.1 Vantis 公司及其PLD产品简介182

5.2 MACH 器件产品系列183

5.3 MACH 器件的特点185

5.4 MACH 1、2系列器件的结构与配置188

5.4.1 MACH 1、2系列器件的内部结构188

5.4.2 MACH 1、2系列器件的功能配置192

5.5 MACH 4系列器件的结构与配置193

5.5.1 MACH 4系列器件的内部结构193

5.5.2 MACH 4系列器件的功能配置197

5.6 MACH 5系列器件的结构与配置198

5.6.1 MACH 5系列器件的内部结构198

5.6.2 MCAH 5系列器件的功能配置199

第6章 使用DesignDirect 软件开发MACH器件202

6.1 DesignDirect 软件简介202

6.1.1 概述202

6.1.2 安装204

6.1.3 设计流程205

6.2 项目管理205

6.2.1 使用项目管理器206

6.2.2 使用层次化导引器211

6.3.1 ABEL-HDL描述的基本结构212

6.3 ABEL-HDL设计与输入212

6.3.2 ABEL-HDL的语法要点214

6.3.3 常用的ABEL-HDL语句216

6.3.4 常用的逻辑描述方法与实例218

6.3.5 测试向量的编写要点224

6.3.6 文本形式的设计输入226

6.4 原理图输入与EDIF网表导入228

6.4.1 原理图的构成要素228

6.4.2 使用原理图编辑器228

6.4.4 使用符号编辑器235

6.4.3 导入EDIF网表235

6.4.5 使用库管理器239

6.5 编译241

6.5.1 编译处理的流程241

6.5.2 与编译处理有关的选项242

6.5.3 编译源文件242

6.6 方程式仿真243

6.6.1 方程式仿真的流程243

6.6.2 进行方程式仿真244

6.6.3 波形浏览器245

6.7 设计适配与优化249

6.7.1 执行适配250

6.7.2 查看和使用适配的结果251

6.7.3 设计优化方法252

6.8 静态时序分析255

6.8.1 性能分析器概述255

6.8.2 执行静态时序分析256

6.9 基于硬件描述语言的仿真与综合258

6.9.1 Vista 版DD软件的设计流程258

6.9.2 RTL级的功能仿真259

6.9.3 综合261

6.9.4 使用DD软件进行映射263

6.9.5 时序仿真263

6.10 器件编程264

6.10.1 在系统编程中的硬件连接264

6.10.2 VantisPRO软件的使用要点266

第7章 硬件描述语言VHDL初步269

7.1 概述269

7.2.1 初识VHDL271

7.2 VHDL设计文件的基本结构271

7.2.2 实体和结构体274

7.2.3 配置275

7.2.4 程序包和库278

7.3 对象、类型和属性280

7.3.1 对象280

7.3.2 数据类型280

7.3.3 VHDL的属性283

7.4.1 并行描述语句286

7.4 VHDL的功能描述方法286

7.4.2 顺序描述语句293

7.5 VHDL 的结构描述方法297

7.6 过程和函数301

7.7 常用单元电路的设计实例306

7.7.1 组合电路306

7.7.2 时序电路309

附录 ISPB-99系列CPLD实验套件简介325

参考文献332