图书介绍

面向CPLD/FPGA的VHDL设计2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

面向CPLD/FPGA的VHDL设计
  • 王开军，姜宇柏等编著 著
  • 出版社： 北京：机械工业出版社
  • ISBN：7111201094
  • 出版时间：2007
  • 标注页数：295页
  • 文件大小：27MB
  • 文件页数：305页
  • 主题词：可编程序逻辑器件－系统设计

PDF下载


点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快]温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页直链下载[便捷但速度慢]  [在线试读本书]   [在线获取解压码]
点击复制MD5值：df40bc3f86fd1119c951ec1d3ad62b64

下载说明

面向CPLD/FPGA的VHDL设计PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

点击复制85GB完整离线版磁力链接到迅雷FDM等BT下载工具进行下载  详情点击-查看共享计划
建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

图书目录

第1章　可编程器件及Altera公司可编程器件简介1

1.1　可编程逻辑器件简介1

1.1.1 可编程器件的发展历史及前景1

1.1.2　可编程逻辑器件的基本结构3

1.1.3 可编程器件的分类4

1.2　Altera系列器件简介14

1.2.1 PLD厂商简介14

1.2.2　Altera公司的复杂可编程器件14

1.2.3 Altera公司的现场可编门阵列22

1.3　如何根据项目选择器件25

第2章　硬件描述语言简介27

2.1　硬件描述语言的由来和发展27

2.2.2　Verilog HDL28

2.2.1 VHDL28

2.2　各种硬件描述语言的介绍及特点28

2.2.3　Superlog29

2.2.4　SystemC30

2.3　VHDL的基本语法30

2.3.1　VHDL的基本结构31

2.3.2　VHDL的基本语句40

第3章 Altera公司QuartusⅡ介绍66

3.1　QuartusⅡ简介66

3.2　QuartusⅡ安装及界面介绍68

3.2.1　QuartusⅡ安装68

3.2.2　QuartusⅡ界面简介69

3.2.3　QuartusⅡ常用的设置82

4.1.2　组合逻辑电路的分析85

4.1.1　组合逻辑电路的定义85

第4章　组合逻辑电路设计85

4.1　组合逻辑电路概述85

4.1.3　组合逻辑电路的设计86

4.2　我在第一个项目中遇到的问题87

4.3　典型的组合逻辑电路分析90

4.3.1　译码器90

4.3.2　加法器92

4.3.3　只读存储器95

4.3.4 比较器96

4.3.5　多路选择器98

4.3.6　三态总线102

4.4　工程师们的经验102

4.4.1 组合逻辑电路的竞争冒险103

4.4.2　选择器设计和FPGA资源107

5.1.1 时序逻辑电路的定义108

5.1.2　时序逻辑电路的分类108

第5章　时序逻辑电路的设计108

5.1 时序是一切硬件工作的基础108

5.1.3　时序逻辑电路的分析109

5.1.4　时序逻辑电路的设计113

5.2　设计中应考虑的时序问题119

5.2.1　时钟信号119

5.2.2　清零信号和置位信号122

5.2.3　建立时间和保持时间123

5.2.4　触发器及其应用124

5.3　典型的时序逻辑电路分析与描述133

5.3.1 分频器133

5.3.2　计数器135

5.3.3　移位寄存器138

5.3.4　存储器141

5.4.1 FPGA/CPLD中的竞争冒险143

5.4　怎样才能避免潜在的危险143

5.4.2　时序电路中的竞争冒险144

5.4.3　如何消除时序电路中的竞争冒险145

5.5　工程师们的经验145

5.5.1　毛刺的产生145

5.5.2　如何消除毛刺146

5.5.3　计数器设计与FPGA资源147

第6章　有限状态机149

6.1　什么是状态机149

6.2　有限状态机分类及VHDL描述151

6.2.1　摩尔型状态机151

6.2.2　米勒型状态机153

6.3.1 状态机的编码方式154

6.3　有限状态机的编码154

6.3.2 状态方程和输出方程156

6.3.3　剩余状态的处理157

6.4　有限状态机的VHDL设计159

6.4.1　有限状态机的设计流程159

6.4.2　有限状态机的复位160

6.5　状态机与时序逻辑电路163

6.6　典型状态机电路的VHDL描述166

6.7　工程师们的经验179

6.7.1　状态机速度的优化179

6.7.2　状态机的容错性设计180

第7章 典型的VHDL设计解析182

7.1　分频电路182

7.1.1　2的幂次分频电路182

7.1.2　非2的幂次分频电路187

7.1.3　非整数分频电路198

7.2　倍频电路201

7.3　多位加法器电路205

7.4　伪随机序列发生器206

7.5　并／串转换器208

7.6　FIFO存储器212

7.7　双向数据转换器214

7.8　数字频率计216

第8章　电路的仿真222

8.1　什么是电路的仿真222

8.2　ModelSim功能介绍222

8.2.1　ModelSim窗口说明224

8.2.2　波形窗口调试方法238

8.3　怎样写VHDL测试基准242

8.3.1　测试基准常用的VHDL语句244

8.3.2　测试基准分析245

8.4　一个功能仿真实例250

8.4.1　基本仿真流程250

8.4.2　工程仿真流程255

第9章 基于FPGA/CPLD的VHDL设计经验总结257

9.1 养成良好的编程习惯257

9.2　怎样优化你的程序266

9.2.1　如何优化VHDL设计266

9.2.2　如何在VHDL设计中提高综合效率274

9.3　FPGA/CPLD的设计和优化276

9.3.1 哪些因素影响电路结构的复杂程度276

9.3.2　速度和面积的优化281

9.4　系统级层次式设计292

参考文献295

热门推荐