TigerSHARC DSP应用系统设计2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

TigerSHARC DSP应用系统设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

目 录1

第1章 从SHARC到TigerSHARC1

1.1 SHARC到TigerSHARC的发展历程1

1.1.1 ADSP 2106x系列性能及结构特点3

1.1.2 ADSP 21160/21161N系列性能及结构特点6

1.1.3 ADSP-TS101的性能指标10

1.2 TigerSHARC与其他类型DSP性能指标比较12

1.2.1 ADSP-TS101与TMS320C6416比较12

1.2.2 ADSP-TS101S与PowrPC比较13

1.3.1 内核结构15

1.3 TigerSHARC的结构特点15

1.3.2 ADSP-TS101总线结构及片内SRAM存储器17

1.3.3 I/O结构18

1.3.4指令系统特点21

1.4 TigerSHARC的引脚说明21

1.4.1引脚功能描述21

1.4.2复位时引脚状态21

1.4.3引脚定义21

1.4.4 STRAP引脚功能27

第2章TigerSHARC内核结构与控制29

2.1概述29

2.2.1计算块寄存器30

2.2计算块30

2.2.2寄存器组寄存器31

2.2.3寄存器组语法摘要33

2.2.4算术逻辑单元ALU37

2.2.5乘法器43

2.2.6移位器50

2.3 IALU56

2.3.1 IALU结构56

2.3.2 IALU寄存器57

2.3.3 IALU算术、逻辑和函数操作58

2.3.4 IALU执行状态与执行条件59

2.3.5 IALU数据寻址和传送操作60

2.4程序控制器68

2.4.1程序控制器操作71

2.4.2指令排队缓冲池（IAB）和分支目标缓冲（BTB）77

2.4.3流水开销和相关性引起的延迟83

2.4.4中断对流水性能的影响90

2.4.5程序控制器的例子92

2.5 TigerSHARC总线93

2.5.1 TigerSHARC的内外部总线及微结构94

2.5.2 TigerSHARC的总线控制与状态寄存器96

2.5.3多处理器连接与总线仲裁103

2.5.4TigerSHARC的主机接口106

第3章TigerSHARC的存储器组织和寄存器组109

3.1 TigerSHARC的存储器组织109

3.1.1全局寻址空间109

3.1.2外部存储器寻址空间110

3.1.3 内部存储器寻址空间110

3.1.4多处理器空间和主机寻址空间111

3.2 TigerSHARC的SDRAM接口112

3.2.1 SDRAM接口信号113

3.2.2 SDRAM的物理连接113

3.2.3 SDRAM编程115

3.2.4 SDRAM命令118

3.2.5飞越操作——I/O设备到SDRAM123

3.3寄存器组125

3.3.1计算块寄存器组与合并访问125

3.3.2整型ALU寄存器128

3.3.3中断控制和程序控制器寄存器组129

3.3.4外部端口寄存器132

第4章TigerSHARC I/O资源138

4.1中断138

4.1.1 TigerSHARC的中断源138

4.1.2 TigerSHARC的中断向量140

4.1.3可编程的中断控制寄存器141

4.1.4 TigerSHARC的中断处理过程142

4.1.5中断返回与异常145

4.1.6中断服务程序实例146

4.2 DMA传输147

4.2.1 TigerSHARC DMA控制器与传输控制块147

4.2.2 DMA控制与状态寄存器151

4.2.3链式DMA与二维DMA153

4.2.4外部口DMA155

4.2.5 AutoDMA与链路口DMA159

4.3TigerSHARC处理器链路口161

4.3.1TigerSHARC链路口资源161

4.3.2链路口通信协议163

4.3.3链路口控制及状态寄存器166

4.3.4链路口与FPGA的连接168

第5章 TigerSHARC指令系统171

5.1TigerSHARC指令系统特点171

5.1.1 TigerSHARC结构与指令特点171

5.1.2指令行结构174

5.1.3指令速查178

5.2指令集183

5.2.1 ALU指令183

5.2.2 CLU指令206

5.2.3乘法指令216

5.2.4移位器指令229

5.2.5 IALU指令237

5.2.6程序流控制指令244

第6章TigerSHARC应用接口设计248

6.1外部总线接口248

6.1.1 EPROM接口249

6.1.2 FLASH接口251

6.1.3与双口RAM接口261

6.2主机接口264

6.3.1硬件电路配置266

6.3 SDRAM接口266

6.3.2 SDRAM测试程序267

6.3.3 SDRAM接口性能分析270

6.3.4 SDRAM接口性能优化275

6.4 I/O设备接口275

6.4.1与A/D芯片的接口276

6.4.2与D/A芯片的接口281

6.5复位电路284

第7章TigerSHARC引导及接口程序设计287

7.1TigerSHARC的引导程序287

7.1.1TigerSHARC的引导模式287

7.1.2引导程序举例289

7.2初始化程序294

7.2.1初始化参数294

7.2.2初始化程序举例295

7.3 DMA程序设计296

7.3.1普通DMA296

7.3.2链式DMA与二维DMA300

7.3.3链路口DMA304

第8章程序优化及应用系统程序307

8.1 TigerSHARC的处理速度与程序优化307

8.1.1TigerSHARC的处理速度307

8.1.2TigerSHARC的程序优化308

8.2资源约束310

8.2.1资源约束310

8.2.2通用约束313

8.2.3计算块指令约束314

8.2.4 IALU指令约束314

8.2.5控制器指令约束317

8.3延迟与相关性317

8.3.1计算块相关性引起的延迟318

8.3.2总线冲突引起的延迟319

8.3.5由（从外部存储器）载入的相关性引起的延迟320

8.3.6由条件IALU载入的相关性引起的延迟320

8.3.3由计算块载入的相关性引起的延迟320

8.3.4由IALU载入的相关性引起的延迟320

8.3.7中断对流水的影响321

8.3.8异常对流水的影响322

8.3.9与程序流有关指令的使用323

8.4应用系统程序设计举例325

8.4.1算法描述325

8.4.2主程序326

8.4.3 FFT汇编子程序327

8.4.4链接描述文件331

8.4.5 FFT反变换334

9.1 DSP应用系统开发过程335

第9章TigerSHARC开发工具335

9.2 VisualDSP++3.0简介337

9.3 JTAG仿真器340

9.3.1 JTAG 连接340

9.3.2 ICE配置与测试341

9.4汇编器343

9.4.1汇编器命令345

9.4.2汇编程序结构348

9.4.3汇编语法349

9.5编译器352

9.5.1数据类型354

9.5.2实时运行模式与实时运行库355

9.5.3 C/C++与汇编程序接口358

9.5.4 C程序优化361

9.6链接器367

9.6.1链接器命令368

9.6.2 LDF文件370

9.7调试器376

9.7.1多处理器调试器377

9.7.2程序性能分析378

9.7.3程序执行操作380

9.7.4 FLASH编程器384

9.8TigerSHARCTS101SEZ-KIT评估板简介386

10.1单DSP组成的系统391

第10章TigerSHARC应用系统设计实例391

10.2链路口耦合构成多处理器系统393

10.2.1链路口耦合多处理器系统结构393

10.2.2链路口耦合的多处理器系统设计实例394

10.3链路口多片系统加载405

10.4共享总线的多DSP系统414

10.5系统电源设计425

10.6系统时钟设计431

10.7结构与散热434

附录TigerSHARC TS101S引脚配置与封装435

参考文献441