图书介绍

数字电子技术 第3版2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

数字电子技术 第3版
  • 高吉祥,丁文霞主编 著
  • 出版社: 北京:电子工业出版社
  • ISBN:9787121128998
  • 出版时间:2011
  • 标注页数:368页
  • 文件大小:15MB
  • 文件页数:381页
  • 主题词:数字电路-电子技术-高等学校-教材

PDF下载


点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快]温馨提示:(请使用BT下载软件FDM进行下载)软件下载地址页直链下载[便捷但速度慢]  [在线试读本书]   [在线获取解压码]

下载说明

数字电子技术 第3版PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台)。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用!后期资源热门了。安装了迅雷也可以迅雷进行下载!

(文件页数 要大于 标注页数,上中下等多册电子书除外)

注意:本站所有压缩包均有解压码: 点击下载压缩包解压工具

图书目录

第1章 数字逻辑基础1

1.1 数制与编码1

1.1.1 数制1

1.1.2 数制间的转换2

1.1.3 编码4

1.2 逻辑代数8

1.2.1 逻辑变量与逻辑函数概念8

1.2.2 三种基本逻辑及其运算8

1.2.3 复合逻辑及其运算11

1.2.4 逻辑函数的描述14

1.2.5 逻辑代数的定律、规则及常用公式15

1.3 逻辑函数化简18

1.3.1 逻辑函数的最简形式18

1.3.2 逻辑函数的代数化简法18

1.3.3 图解化简法(卡诺图化简法)21

1.3.4 具有无关项的逻辑函数及其化简28

1.4 VHDL语言基础31

1.4.1 概述31

1.4.2 VHDL的程序结构32

1.4.3 VHDL的语言元素36

1.4.4 VHDL的基本语句41

1.4.5 VHDL的子程序46

本章小结47

习题一48

第2章 逻辑门电路53

2.1 概述53

2.2 分立元件门电路53

2.2.1 二极管与门53

2.2.2 二极管或门54

2.2.3 三极管非门54

2.3 TTL集成门电路55

2.3.1 TTL集成门电路的结构55

2.3.2 TTL门电路58

2.4 MOS门电路64

2.4.1 NMOS门电路64

2.4.2 CMOS门电路65

2.4.3 CMOS集成电路的主要特点和使用中应注意的问题69

2.5 TTL电路与CMOS电路的接口70

2.6 门电路的VHDL描述73

2.6.1 二输入与非门、与门、或门、或非门、异或门的VHDL程序73

2.6.2 四输入与非门的VHDL程序74

本章小结76

习题二76

第3章 组合逻辑电路80

3.1 概述80

3.2 组合逻辑电路的基本分析和设计方法81

3.2.1 组合逻辑电路的基本分析方法81

3.2.2 组合逻辑电路的基本设计方法83

3.3 若干常用的组合逻辑电路84

3.3.1 全加法器84

3.3.2 编码器91

3.3.3 数值比较器97

3.3.4 译码器100

3.3.5 数据分配器108

3.3.6 数据选择器109

3.4 组合电路中的竞争—冒险115

3.4.1 竞争—冒险的概念及其产生原因116

3.4.2 消除竞争—冒险的方法117

本章小结120

习题三120

第4章 触发器124

4.1 概述124

4.2 电平型基本RS触发器124

4.2.1 与非门构成的基本RS触发器124

4.2.2 或非门构成的基本RS触发器126

4.2.3 电平型基本RS触发器的动作特点127

4.2.4 电平型基本触发器的VHDL描述127

4.3 时钟控制的电平触发器(同步触发器)128

4.3.1 同步RS触发器129

4.3.2 同步D触发器131

4.3.3 同步JK触发器132

4.3.4 同步T触发器和T′触发器132

4.3.5 同步触发器的动作特点133

4.4 主从触发器134

4.4.1 主从RS触发器134

4.4.2 主从D触发器135

4.4.3 主从JK触发器136

4.5 边沿触发器139

4.5.1 维持阻塞结构正边沿触发器139

4.5.2 利用传输延迟时间的负边沿触发器141

4.6 CMOS触发器143

4.6.1 带使能端的CMOS型D触发器143

4.6.2 CMOS主从D触发器143

4.6.3 CMOS主从JK触发器144

4.7 钟控触发器的逻辑功能及其描述方法145

4.7.1 钟控触发器按逻辑功能的分类145

4.7.2 触发器的电路结构和逻辑功能的关系147

4.8 不同类型触发器之间的转换148

4.8.1 D型触发器转换成JK型触发器148

4.8.2 JK型触发器转换成D触发器149

4.9 触发器的动态参数149

4.10 触发器的VHDL描述150

本章小结154

习题四154

第5章 时序逻辑电路161

5.1 概述161

5.2 时序逻辑电路的状态转换表、状态转换图和时序图163

5.2.1 状态转换表(state table)163

5.2.2 状态转换图(state diagram)164

5.2.3 时序图(timing diagram)165

5.3 同步时序逻辑电路的分析和设计方法165

5.3.1 同步时序逻辑电路的分析方法165

5.3.2 同步时序逻辑电路的设计方法169

5.4 异步时序电路的分析和设计方法179

5.4.1 脉冲型异步时序电路的分析方法179

5.4.2 脉冲型异步时序电路的设计方法181

5.5 几种常用的时序逻辑电路183

5.5.1 寄存器和移位寄存器(Register and Shift Register)183

5.5.2 计数器188

5.5.3 顺序脉冲发生器208

5.5.4 序列信号发生器210

5.6 时序逻辑电路中的竞争—冒险现象212

5.7 时序逻辑电路的VHDL描述214

本章小结219

习题五220

第6章 脉冲信号的产生与整形228

6.1 概述228

6.2 时基集成电路的结构和工作原理228

6.2.1 555时基电路的特点和封装228

6.2.2 555时基电路的工作原理229

6.2.3 双极型555和CMOS型555的性能比较234

6.3 施密特触发器235

6.3.1 集成施密特触发器235

6.3.2 用555定时器接成的施密特触发器238

6.3.3 施密特触发器的应用239

6.4 单稳态触发器240

6.4.1 用门电路组成的单稳态触发器240

6.4.2 集成单稳态触发器243

6.4.3 用555时基电路构成的单稳态触发器244

6.4.4 单稳态触发器的应用246

6.5 多谐振荡器248

6.5.1 对称式多谐振荡器248

6.5.2 非对称式多谐振荡器250

6.5.3 环形振荡器251

6.5.4 用施密特触发器构成的多谐振荡器253

6.5.5 石英晶体多谐振荡器253

6.5.6 用555时基电路构成的多谐振荡器254

6.5.7 压控振荡器256

本章小结260

习题六261

第7章 半导体存储器264

7.1 概述264

7.2 只读存储器(ROM)264

7.2.1 只读存储器的电路结构264

7.2.2 掩模只读存储器265

7.2.3 可编程只读存储器(PROM)267

7.2.4 可擦除的可编程序只读存储器(EPROM)267

7.2.5 电信号擦除的可编程ROM(EEPROM)268

7.2.6 快闪存储器(Flash Memory)269

7.3 随机存储器(RAM)270

7.3.1 静态随机存储器(SRAM)271

7.3.2 动态随机存储器(DRAM)272

7.4 存储器容量的扩展272

7.4.1 位扩展方式272

7.4.2 字扩展方式274

7.5 用存储器实现组合逻辑函数275

7.6 存储器的VHDL描述279

本章小结281

习题七281

第8章 可编程逻辑器件284

8.1 概述284

8.2 可编程逻辑器件的基本结构和电路表示方法285

8.2.1 可编程逻辑器件的基本结构285

8.2.2 PLD电路的表示方法285

8.3 可编程阵列逻辑(PAL)286

8.3.1 基本的PAL电路286

8.3.2 带寄存器输出的PAL电路288

8.3.3 两种输出结构的PAL电路290

8.3.4 带异或输出的PAL电路290

8.3.5 运算选通反馈结构293

8.3.6 PAL的应用举例294

8.4 可编程通用阵列逻辑(GAL)298

8.4.1 GAL器件的基本结构298

8.4.2 输出逻辑宏单元OLMC298

8.4.3 GAL器件的结构控制字298

8.4.4 输出逻辑宏单元(OLMC)的组态301

8.4.5 GAL器件行地址映射图302

8.5 复杂可编程逻辑器件(CPLD)302

8.5.1 XC9500系列器件结构303

8.5.2 功能块FB303

8.5.3 宏单元304

8.5.4 乘积项分配器(PT)305

8.5.5 Fast CONNECT开关矩阵306

8.5.6 输入/输出块(IOB)307

8.5.7 JTAG边界扫描接口307

8.6 现场编程门阵列(FPGA)308

8.6.1 FPGA的基本结构308

8.6.2 可配置逻辑块(CLB)结构310

8.6.3 输入/输出块(IOB)结构316

8.6.4 FPGA的互连资源319

8.7 在系统可编程逻辑器件(ISP-PLD)321

8.7.1 ispLSI的基本结构322

8.7.2 通用逻辑块(GLB)322

8.7.3 全局布线区GRP323

8.7.4 输出布线区ORP324

8.7.5 输入/输出单元325

8.7.6 时钟网络326

8.7.7 边界扫描326

8.7.8 用户电子标签(UES)和保密位327

本章小结327

习题八328

第9章 数/模转换与模/数转换330

9.1 概述330

9.2 数/模转换器(DAC)330

9.2.1 数/模转换器基本原理330

9.2.2 数/模转换器的主要技术指标334

9.2.3 集成DAC典型芯片335

9.2.4 集成DAC的应用338

9.3 模/数转换器(ADC)340

9.3.1 模/数转换器基本原理341

9.3.2 模/数转换器的主要技术指标348

9.3.3 集成ADC典型芯片348

9.3.4 集成ADC的应用355

本章小结358

习题九359

附录A 习题参考答案361

附录B 文字符号及其说明366

参考文献368

热门推荐